Massimiliano G.
Gründer und Geschäftsführer, SoC-Integrationsingenieur
Erfahrungen
Juni 2022 - Bis heute
3 Jahren 5 MonatenMünchen, Deutschland
Gründer und Geschäftsführer, SoC-Integrationsingenieur
PlanV
- CVA6 MMU: formale Verifikation mit SVA
- CVA6-Subsystem: IP-Integration, Verifikation (UVM)
- Stark gekoppelte Cache-Kohärenz für CVA6: RTL-Entwurf und Verifikation (SystemVerilog)
- FPGA-Prototyping (IP-Integration – CPU, LLC, DDR, Ethernet)
- Linux-Entwicklung
- Verifikation eines Lasercontrollers auf FPGA (Medizin, VHDL, VUnit, Python, C++ für MicroBlaze)
- Fehlerinjektions-Emulation auf FPGA (SystemVerilog)
Feb. 2022 - Dez. 2023
1 Jahr 11 MonatenKanada
Mitarbeiter, DevOps-Ingenieur
OpenHW Group
- CI mit AWS CodeBuild und GitHub Actions
- Entwicklung mit Xilinx Vivado
- Verifikation mit Siemens Questa
- Werbeaktivitäten: Demo-Anwendung für CORE-V-MCU, OpenHW TV, Messeauftritte
Sept. 2021 - Bis heute
4 Jahren 2 MonatenFreiberuflicher Berater – ASIC-Entwurf und Verifikation
QuantumBlockchainTechnologies
- Verantwortlich für die Entwicklung eines ASIC für Crypto-Mining
- Definition der Verifikationsarchitektur
- RTL-Entwurf und Test
- Synthese mit Cadence Genus
- FPGA-SoC-Integrationsprototyping
- Schnittstelle zu Teams, die optimierte Algorithmen entwickeln
- Anbindung von SDRAM und DDR2 ans Backend
- Schnittstelle zu EDA-Tool-Anbietern
Juni 2018 - Feb. 2022
3 Jahren 9 MonatenDeutschland
Leiter Hardwareentwicklung
HENSOLDT CYBER GmbH
- Verantwortung für die Entwicklung der MiG-V-Chipfamilie: Systemarchitektur-Definition, RTL-Entwurf, IP-Integration (CPU, Ethernet, SDRAM, Flash)
- Logik-Obfuskation
- Definition und Durchführung der Teststrategie
- Definition und Automatisierung von Workflows
- FPGA-Prototyping mit Yosys
- Schnittstelle zu EDA-Tool-Anbietern und Backend-Ingenieuren
- GCC-Anbindung mit dem Softwareteam
- Zusammenarbeit mit Universitäts-Partnern
- Rekrutierung und Mentoring neuer Mitarbeiter
- Bericht an CTO und Chief Scientist
Aug. 2016 - Dez. 2017
1 Jahr 5 MonatenDeutschland
Freiberuflicher Berater
Infineon
- Entwicklung eines virtuellen Prototyps von Smartcard-Chips (SystemC)
Apr. 2015 - Nov. 2015
8 MonatenVereinigte Staaten
Freiberuflicher Berater
PHLUIDO
- FFT-Hardwarebeschleunigung auf Zynq
- Entwicklung des zugehörigen Linux-Treibers (Xilinx Tcl und C)
März 2015 - Apr. 2015
2 MonatenItalien
Freiberuflicher Berater
MAVIGEX
- Entwicklung eines S-M2M-Modulators (C und VHDL)
Juni 2013 - Dez. 2013
7 MonatenItalien
Freiberuflicher Berater
Mindway
- Entwicklung von BCH- und LDPC-Encodern für DVB-T2 (VHDL-Code und C++-Modell)
- Entwicklung eines Turbo-Encoders für einen FSIM-Modulator (VHDL-Code und C++-Modell)
Mai 2011 - Mai 2018
7 Jahren 1 MonateDeutschland
Freiberuflicher Berater
Intel Mobile Communications
- Entwicklung und Verifikation von Firmware und virtuellem Prototyp eines DMA
- Firmware-Entwicklung in Forth
- Low-Level-Simulationen mit Synopsys VCS
- Entwurf eines virtuellen Prototyps in SystemC
- Zusammenarbeit mit dem Hardware-Entwicklungsteam
- Mitwirkung bei der Chip-Inbetriebnahme
Juni 2010 - Nov. 2010
6 MonatenItalien
Freiberuflicher Berater
CNIT
- Quantisierung und Modellierung eines Algorithmus zur Signalerkennung und -synchronisation für Satellitenkommunikation (C)
Jan. 2009 - Mai 2011
2 Jahren 5 MonatenItalien
FPGA-Ingenieur
Mindway
- RTL-Entwicklung und FPGA-Implementierung von ECC-Systemen (ProMPEG-COP3, Blockproduktcodes) für Rundfunksysteme
- VHDL- und Xilinx Spartan3-Entwicklung
Jan. 2008 - Dez. 2008
1 JahrItalien
FPGA- und Firmware-Berater
Info Solution
- Optimierung und FPGA-Portierung des Schutzmanagements für einen optischen Multi-Service-Knoten
- Entwicklung eines nach UNI EN 834 konformen Heizungs-Messsystems (C und Assembler für Microchip PIC)
Mai 2007 - Nov. 2007
7 MonatenFrankreich
F&E-Ingenieur
TurboConcept
- Entwurf und Verifikation eines Turbo-Codierers mit geringer Latenz für WiMax (VHDL und Altera Stratix2)
Nov. 2006 - Apr. 2007
6 MonatenFrankreich
Praktikant
TurboConcept
- Entwicklung eines Werkzeugs zur Übersetzung und Bearbeitung von VHDL in SystemC/Verilog
Zusammenfassung
Ich bin ein erfahrener Ingenieur mit umfangreichem Hintergrund in SoC-Integration, ASIC/FPGA-Entwurf und Verifikation. Mein Weg reicht von der Entwicklung komplexer Systeme mit SystemVerilog und VHDL bis hin zur Steuerung von CI-Prozessen und Prototyping in FPGA-Umgebungen.
Ich habe Teams in hochkarätigen Projekten geleitet, Nachwuchstalente betreut und mit Branchenpartnern zusammengearbeitet, um robuste Lösungen in der Elektronik- und Halbleiterentwicklung zu liefern. Mein Fokus liegt auf klaren, praxisorientierten Ergebnissen, indem ich Hardware- und Softwareinnovationen integriere, um kritische Industrieanforderungen zu erfüllen.
Sprachen
Italienisch
MutterspracheDeutsch
VerhandlungssicherEnglisch
VerhandlungssicherFranzösisch
VerhandlungssicherRussisch
GrundkenntnisseAusbildung
Sept. 2003 - Apr. 2006
University of Parma
Master of Science in Elektrotechnik · Elektrotechnik · Parma, Italien · 110/110 mit Auszeichnung
Sept. 2000 - Dez. 2003
University of Parma
Bachelor of Science in Elektrotechnik · Elektrotechnik · Parma, Italien · 110/110 mit Auszeichnung
Sie suchen Freelancer?Passende Kandidaten in Sekunden!
FRATCH GPT testenWeitere Aktionen
Ähnliche Freelancer
Entdecken Sie andere Experten mit ähnlichen Qualifikationen und Erfahrungen.
- English
- Deutsch
2025 © FRATCH.IO GmbH. All rights reserved.