Anoop Pise - Senior Staff Engineer – AMS-Verifikation

Recommended expert

Linz, Österreich

Erfahrungen

März 2018 - Dez. 2023

5 Jahren 10 Monaten

Linz, Österreich

Senior Staff Engineer – AMS-Verifikation

Infineon Technologies

Verifikation eines 77-GHz-Autorradar-Chips
Verifikation des Top-Level-Analog-/Mixed-Signal-Designs und Durchführung von Co-Simulationen der Mixed-Signal-Blöcke und des gesamten Chips mit Cadence Spectre, Virtuoso und Xcelium
Schreiben von behavioralen Real Number Models in SystemVerilog
Entwicklung innovativer AMS-Verifikationsmethoden
Schaltplan-gegen-Modell-Verifikation
FUSA-Verifikation für Radarsysteme mit unterschiedlichen ASIL-Anforderungen
Beteiligung an Fehlerinjektion und Simulationsprozessen
Simulation verschiedener Fehlerszenarien zur Bewertung der Auswirkungen auf Radarleistung und Sicherheit
Leistungsnachweis: Überprüfung, dass das Radar unter verschiedenen Bedingungen und mit aktivierter Fehlertoleranz die Performance-Anforderungen erfüllt
Schreiben von Real Number Models zur Fehlerinjektion, z. B. im Signalweg und in Power-Management-Blöcken
Know-how im V-Modell nach ISO 26262

Nov. 2016 - Feb. 2018

1 Jahr 4 Monaten

Bengaluru, Indien

Senior Staff Engineer – AMS-Verifikation

Mindlance TechSolutions Pvt Ltd

Führung eines Teams und Einzelbeitrags als Berater bei Analog Devices zur Verifikation eines kompletten Chips und von Mixed-Signal-IC-Blöcken eines magnetischen Sensors für Automobile
Verifikation von Power-Management-Schaltungen auf Top-Level- und Block-Ebene
Verifikation des Signalwegs des IC
Verifikation des Top-Level-Mixed-Signal-Designs und Durchführung von Co-Simulationen der Mixed-Signal-Blöcke und des gesamten Chips
Erstellung von Top-Level-Testbenches mit AMS- und Digitalsimulationstools zur Verifikation des IC
Schreiben von SystemVerilog-Assertions und Einsatz der UVM-AMS-Methodik
Nutzung von Eplanner zur Erstellung des Verifikationsplans
Einsatz des hausinternen Simulators von Analog Devices zusammen mit Cadence ADE

Feb. 2013 - Juni 2015

2 Jahren 5 Monaten

George Town, Malaysia

Technischer Mitarbeiter

Altera Corporation Sdn Bhd

Führung eines kleinen Teams für AMS-Methodik und Verifikation von FPGAs

Juni 2011 - Aug. 2012

1 Jahr 3 Monaten

George Town, Malaysia

Senior Circuit-DA-Ingenieur

Intel Malaysia

Optimierung von Schaltungen mit Cadence ADE hinsichtlich Fläche und Geschwindigkeit

Feb. 2006 - Mai 2011

5 Jahren 4 Monaten

Noida, Indien

Senior Technischer Mitarbeiter

Mentor Graphics India Pvt Ltd

Arbeitete als Corporate Application Engineer zur Unterstützung verschiedener Kunden in Asien und Europa, implementierte Analog- und Analog-Mixed-Signal-Flows für Design-Entry und Simulation sowie RTL-Design
Einsatz von Eldo und Eldo-RF SPICE-Simulatoren
Einsatz von Questa-ADMS für Analog-Mixed-Signal-Simulationen
Einsatz des ADiT Fast SPICE-Simulators
Einsatz von IC Flow für Schaltplan-Design-Entry
Durchführung von Präsentationen in Indien für verschiedene Kunden
Schulungen in Indien und Singapur zu ELDO, ADiT und AMS-Tools abgehalten

Juni 2004 - Dez. 2005

1 Jahr 7 Monaten

Bengaluru, Indien

Hardwareingenieur

Silicon Gateway Pvt Ltd

Arbeitete mit Tanner-Tools wie S-Edit, T-Spice und L-Edit, Xilinx sowie dem Digitalsimulator Modelsim von Mentor Graphics
Führte Schulungen für Kunden zu den Tanner-Tools und dem Modelsim-Tool durch
Hielt technische Präsentationen beim Kunden, um High-Tech-Produktlinien im Rahmen von Konzeptverkaufsaktivitäten zu bewerben

Zusammenfassung

Fundiertes Verständnis von Designmethoden durch Arbeit in anspruchsvollen Analog-/Mixed-Signal- und Digitalumgebungen. Strebe eine Rolle in der Verifikation an, die technische Herausforderungen und Karrierefortschritte bietet.

Mehr als 18 Jahre Erfahrung in der Analog-Mixed-Signal-Verifikation.
Aufbau von Verifikationsumgebungen und Schreiben von Testbenches in Verilog/SystemVerilog mit SVA
Kenntnisse und Erfahrung in FUSA-Verifikation nach ISO 26262
Beteiligung an der Verifikation von RF-/Analog-Mixed-Signal-ICs auf Top-Level- und Block-Ebene
Entwicklung von behavioralen Analog-/Mixed-Signal-Modellen mit SystemVerilog/Verilog-AMS/Verilog-A
Modellierung von Real Number Models mit SystemVerilog (SV RNM)
Skripting und Automatisierung mit Perl und Tcl
Verifikationsmethodik: Einsatz von UVM, SystemVerilog
Genutzte Tools: AMS-Simulationen: Cadence ADE, ADE-XL, Questa-ADMS, ADICE
Analogsimulationen mit ELDO, Spectre, APS, ELDO-RF, ADIT, ADICE
Digitalsimulationen mit Xcelium, Modelsim/Questasim