Anoop P.
Sr. Staff-Ingenieur - AMS Verifikation
Erfahrungen
März 2018 - Dez. 2023
5 Jahren 10 MonatenLinz, Österreich
Sr. Staff-Ingenieur - AMS Verifikation
Infineon Technologies
- Verifikation eines 77-GHz-Autofahrzeugradarchips
- Verifikation des analogen/mixed-signal Top-Designs, Durchführung von Co-Simulationen von Mixed-Signal-Blöcken und dem gesamten Chip mit Cadence Spectre, Virtuoso und Xcelium
- Verfassen von Verhaltens-Realzahl-Modellen in SystemVerilog
- Weiterentwicklung der AMS-Verifikationsmethodik
- Verifikation von Schaltplan gegen Modell
- FUSA-Verifikation von Radarsystemen mit unterschiedlichen ASIL-Anforderungen
- Beteiligung an Fehlerinjektion und Simulation
- Simulation verschiedener Fehlerszenarien zur Bewertung der Auswirkungen auf Radarleistung und Sicherheit
- Leistungsverifikation: Überprüfung, dass das Radar unter verschiedenen Bedingungen und mit Fehlertoleranz die Leistungsanforderungen erfüllt
- Erstellung von Realzahlmodellen zur Fehlerinjektion (z. B. Fehlerinjektion in Signalpfad- und Energieversorgungsblöcken)
- Know-how zum V-Modell nach ISO 26262
Nov. 2016 - Feb. 2018
1 Jahr 4 MonatenBengaluru, Indien
Sr. Staff-Ingenieur - AMS Verifikation
Mindlance TechSolutions Pvt Ltd
- Teamleitung und Einzelbeitrag als Consultant bei Analog Devices in Bangalore zur Verifikation eines Full-Chip- und Block-Level-Mixed-Signal-ICs für einen automobilen Magnetsensor
- Verifikation der Stromversorgungs-Schaltung auf Top- und Blockebene
- Verifikation der Signalpfad-Übertragungskette des IC
- Verifikation des Mixed-Signal-Top-Designs, Durchführung von Co-Simulationen von Mixed-Signal-Blöcken und dem gesamten Chip
- Erstellung von Top-Level-Testbenches mit AMS- und digitalen Simulationstools zur Verifikation des IC
- Verfassen von SystemVerilog-Assertions und Anwendung der UVM-AMS-Methodik
- Einsatz von Eplanner zur Erstellung des Verifikationsplans
- Einsatz des hausinternen Simulators von Analog Devices zusammen mit Cadence ADE
Feb. 2013 - Juni 2015
2 Jahren 5 MonatenGeorge Town, Malaysia
Technischer Mitarbeiter
Altera Corporation Sdn Bhd
- Leitung eines kleinen Teams für AMS-Methodik und Verifikation von FPGAs
Juni 2011 - Aug. 2012
1 Jahr 3 MonatenGeorge Town, Malaysia
Senior Schaltungs-DA-Ingenieur
Intel Malaysia
- Arbeit an Schaltungsoptimierung mit Cadence ADE hinsichtlich Fläche und Geschwindigkeit
Feb. 2006 - Mai 2011
5 Jahren 4 MonatenNoida, Indien
Senior Technischer Mitarbeiter
Mentor Graphics India Pvt Ltd
- Tätigkeit als Corporate Application Engineer zur Unterstützung verschiedener Kunden in Asien und Europa, Implementierung von analogem und mixed-signal Flow für Design-Entry und Simulation sowie RTL-Design mit Eldo und Eldo-RF, Questa-ADMS, ADiT und IC Flow
- Präsentationen in Indien für verschiedene Kunden gehalten
- Schulungen in Indien und Singapur für ELDO, ADiT und AMS-Tools erhalten
Juni 2004 - Dez. 2005
1 Jahr 7 MonatenBengaluru, Indien
Hardware-Ingenieur
Silicon Gateway Pvt Ltd
- Arbeitete mit den Tanner-Tools: S-Edit, T-Spice und L-Edit; Xilinx; und dem digitalen Simulator Modelsim von Mentor Graphics
- Schulungen für Kunden zu den Tanner-Tools und dem Modelsim-Tool durchgeführt
- Technische Präsentationen beim Kunden vor Ort gehalten, um Hi-Tech-Produktlinien im Rahmen von Concept-Selling-Initiativen zu bewerben
Zusammenfassung
Solides Verständnis von Designmethoden durch Tätigkeit in anspruchsvollen analogen Mixed-Signal- und digitalen Umgebungen. Ich suche eine Position in der Verifikation mit Möglichkeiten für technische Herausforderungen und beruflichen Aufstieg.
- Fast 18 Jahre Erfahrung in der Analog-Mixed-Signal-Verifikation.
- Einrichtung von Verifikationsumgebungen und Schreiben von Testbenches in Verilog/SystemVerilog mit SVA
- Kenntnisse und Erfahrung mit FUSA-Verifikation ISO 260262
- Beteiligung an der Verifikation von RF/Analog-Mixed-Signal-ICs auf Top- und Blockebene
- Mitwirkung bei der Entwicklung von analog/mixed-signal Verhaltensmodellen mit SystemVerilog/Verilog-AMS/Verilog-A
- Modellierung von Real-Number-Modellen mit SystemVerilog (SV RNM)
- Skripting und Automatisierung mit Perl und Tcl
- Verifikationsmethodik: Einsatz von UVM und SystemVerilog
- Verwendete Tools: AMS-Simulationen: Cadence ADE, ADE-XL, Questa-ADMS, ADICE
- Analoge Simulationen mit ELDO, Spectre, APS, ELDO-RF, ADIT, ADICE
- Digitale Simulationen mit Xcelium, Modelsim/Questasim
Sprachen
Marathi
MutterspracheEnglisch
VerhandlungssicherHindi
VerhandlungssicherKannada
VerhandlungssicherDeutsch
GrundkenntnisseAusbildung
Okt. 1997 - Juni 2001
Karnataka University Dharwad
Bachelor of Engineering · Elektronik und Nachrichtentechnik · Dharwad, Indien
Okt. 1994 - Juni 1997
Board of Technical Education
Diploma in Elektronik & Nachrichtentechnik · Elektronik & Nachrichtentechnik · Bengaluru, Indien
Okt. 1993 - Juni 1994
Board of Maharashtra
SSC (10th) · SSC (10th) · Pune, Indien
Zertifikate & Bescheinigungen
CMOS-RF-IC-Design-Kurs
Indian Institute of Technology (IIT) Delhi
PG Diploma VLSI-Design-Kurs
Sandeepani School of VLSI Design
Sie suchen Freelancer?Passende Kandidaten in Sekunden!
FRATCH GPT testenWeitere Aktionen
Ähnliche Freelancer
Entdecken Sie andere Experten mit ähnlichen Qualifikationen und Erfahrungen.
- English
- Deutsch
2025 © FRATCH.IO GmbH. All rights reserved.