Henrik Møller Pedersen
ASIC-Berater
Erfahrungen
ASIC-Berater
Imec
- Einrichtung des vManager-Flows bei IMEC mit Jenkins-Plugin
- vPlan, Constraint-Random-Verifikation, Coverage, CRF-Regressions für den IMEC Gen4 UWB-Modem
- Einrichtung des Stratus High-Level-Synthese-Flows bei IMEC
- Einrichtung des GitHub CI/CL-Flows für UWB
- Verbesserungen am IEEE 802.15.4a HRP UWB-Modem: Neuarchitektur und komplette Neuentwicklung in SystemC, implementiert mit High-Level-Synthese; Quantisierung und Ressourcenteilungs-Refactoring, das 1/4 der Gen4-Größe (Fläche) liefert und gleichzeitig die PER verbessert
- Soft-Decision-Viterbi (6 Bit) mit Traceback-Tiefe 12; Survivor-Memory und Fixed-Point-Breiten für Robustheit und Latenz optimiert mittels Matlab-zu-Stratus-Flow
- Symbol-Timing und -Erfassung verfeinert mit Kalman-Filter und Re-Architektur des Demodulators
- Verifikationsleitung des Seneca-Projekts in den letzten 2 Monaten vor dem Tape-Out
Leitender Ingenieur
TII
- Design und Verifikation/Validierung eines True-Random-Number-Generators unter Verwendung eines generalisierten Ringoszillators und eines linearen Hybrid-Cellular-Automata
- HLS-Entwurf und Verifikation eines AES-Beschleunigers
- Entwurf und Verifikation von AES-GCM mit minimaler Fläche und Maskierung gegen Leckage; Laborvalidierung von Seitenkanallecks (ChipWhisperer)
- Implementierung auf einem Xilinx-SoC mit MicroBlaze-Plattform und sicheren IP-Peripherien
- Constraint-Random-Verifikation und SoC-Design eines GF 22 nm ASIC für Seitenkanalanalyse
- Einrichtung eines Cadence Genus-Synthese- und Conformal-Flows; UPF 2.1 Power-Aware-RTL-Simulationen und GLS
- Hauptprüfer des RTL- und UVM-Verifikations-Frameworks der kryptografischen Hardwarebibliothek
Senior Principal ASIC-Fachberater
imec – Holst Centre
- UWB-ASIC: Entwurf und Verifikation von Sample-Rate-Konvertern, De-Spreader und Viterbi-Decodern; Top-Level-Verifikation und Einhaltung des Zeitplans
- DARE6-Radiations-IP: Neuarchitektur des Clock-Trees; interne SRAM-Timing-Engines; Zuverlässigkeits-/Leistungsanalyse auf der imec IC-Link DARE65-nm-Plattform
ASIC-Verifikationsberater
Xilinx
- 5G NR PRACH UVM-Verifikation: Testplan, Sequenzen, Constraint-Random-Verifikation, Coverage, CRF-Regressionen
- Erstellung schriftlicher Zusammenfassungen von Simulationen und Coverage-Analyse; Erreichen von 100% funktionaler und Assertion-Coverage
Leitender Verifikationsberater
Ericsson
- Shark/Radon/Krypton 5G-Steuer-Subsysteme: Einführung von CRV-Techniken; deutliche Verbesserungen der funktionalen und Code-Coverage
- Pflege von Functional-Coverage-Gruppen und UVM-Scoreboards; Optimierung der vManager vPlan-Regressionen (Hansoft Scrum)
Experte ASIC-Berater
Huawei Technologies
- Top-Level-Verifikation des 5G Direct Mode TX; UVM-Register-Layer-Testbench (zyklus- und bitgenau gegenüber C++-Referenz); Jenkins CI
- Neuarchitektur der digitalen Aufwärtsabtastkette und des Clock-Trees mit ~50% Leistungsreduktion; HLS-Synthese von DPD; formale Verifikation der IP-Blöcke
Senior Principal ASIC-Spezialist und Berater
Frontier & EnSilica
- Mixed-Signal-SoC mit ARM Cortex-M3 (Batterieladegerät): Ziel-IC-Spezifikation, Architekturspezifikation, IP-Auswahl; Flächen- und Leistungsverfolgung; DFT-Strategie
- NFC-gestütztes Smartcard-SoC (Cadence BBE16EP DSP): Anforderungen, Speicheroptimierung, Clock-Gating- und DVFS-Optionen; Jenkins CI; FPGA-Prototyping
- Sensium Healthcare WBAN 802.15.6 SoC: RTL für PMU, Clock, AES-CCM, Sicherheits-Engine, Low-Power-Herzfrequenz-Beschleuniger; SRAM-Arbitration; APB-/ADC-/RF-Schnittstellen
Leitender Ingenieur
Micron Technology
- PCIe-verbundene AHCI/NVMe-SSD-Virtualisierung; NVMe-Fehlermanagement und Hochverfügbarkeitsarchitektur
- Verifikation der AHCI-Virtualisierungsschichten auf FPGA; fortgeschrittenes NVMe-SSD-Controller-Design
Senior ASIC-Spezialist
Nokia/Renesas
- Technischer Leiter Front-End für Wireless Modem SoC (GSM, LTE, 3G, DigRF); Viterbi-Decodierer (verbesserte SISO- und Listen-Decodierer); Low-Power-Optimierungen
- Leistungsabschätzung und -reduzierung (PowerTheater, PowerArtist); UPF leistungssensitive Simulationen (VCS); Jenkins-Testautomation; Certitude-Testbench und -Suite-Qualifizierung
- Synopsys-Flow (DC, PrimeTime, PX) und Magma (Conformal, Blast); Clock-Tree-Optimierung und Power-Gating; Koordination mehrerer Standorte
Industrie Erfahrung
Sehen Sie, wo dieser Freiberufler den Großteil seiner beruflichen Laufbahn verbracht hat. Längere Linien stehen für umfangreichere praktische Erfahrung, während kürzere Linien auf gezielte oder projektbezogene Arbeit hindeuten.
Erfahren in Fertigung (12.5 Jahre), Telekommunikation (9 Jahre), Informationstechnologie (4 Jahre) und Gesundheitswesen (1.5 Jahre).
Geschäftsbereich Erfahrung
Die folgende Grafik bietet einen Überblick über die Erfahrungen des Freiberuflers in verschiedenen Geschäftsbereichen, berechnet anhand abgeschlossener und aktiver Aufträge. Sie zeigt die Bereiche, in denen der Freiberufler am häufigsten zur Planung, Umsetzung und Erzielung von Geschäftsergebnissen beigetragen hat.
Erfahren in Produktentwicklung (18 Jahre), Qualitätssicherung (16.5 Jahre) und Forschung und Entwicklung (7 Jahre).
Zusammenfassung
Starke technische Expertise in Leitung, Architektur, Design und Verifikation von ASIC- und FPGA-Designprodukten in multikulturellen Teams und internationalen Unternehmen. Ich habe fundierte Kenntnisse in GSM/3G/LTE/5G- und Ultra Wide Band-Standards und deren Implementierung sowie in Ultraschall-/Radar-Designs. Hervorragende Fähigkeiten in Problemanalyse und Fähigkeitsentwicklung. Erfahren in der Leitung funktionsübergreifender Teams und in der fehlerfreien Durchführung von ASIC-Tape-Outs beim ersten Mal ohne Nacharbeiten.
Umfangreiche Erfahrung im SoC- und VLSI-Design sowie in der Implementierung von IP-Blöcken einschließlich High-Level-Synthese.
Wesentlich beteiligt an der Verwaltung von ASIC- und Verifikationsanforderungen mit dem Ergebnis eines hochwertigen Verifikationsabschlusses mit vManager oder VC Execution Manager in einer UVM-Umgebung. Hervorragende Fähigkeiten beim Aufbau von Regressionstests und der Entwicklung von Verifikationsplänen.
Verifikationserfahrung mit SystemVerilog, UVM-Workflow, formaler Verifikation, UPF-Power-Aware-Verifikation, Gate-Level-Simulation und dem Certitude Functional Qualification System. Verifikationsmethoden angewendet für fortgeschrittene Mixed-Signal-SoC-Projekte. Steuerung von Design- und Verifikationsprozessen, Methodenentwicklung, Verifikationssichtbarkeit und Entwicklung von Projekt-KPIs.
Ich arbeite proaktiv, achte auf Details und liefere termingerecht. Ich freue mich darauf, mit technologiegetriebenen Unternehmen zusammenzuarbeiten.
Fähigkeiten
- Asic- Und Fpga-designlösungen
- Signalverarbeitungsalgorithmen
- Design-for-test (Dft)
- System-on-chip-(soc)-designs
- Matlab, Simulink; Field Ii (Ultraschallsimulation)
- Verilog, Vhdl, Systemverilog; C, C++, Lisp; Perl, Python, Tcl, Shell
- Systemarchitektur-verifikation; Anforderungsmanagement
- Leistungsanalyse & -Optimierung; Low-power-design-techniken; Upf Power-aware-verifikation
- Jenkins/github Continuous Integration; Git/cvs/pcvs/svn
- Stratix; Genus; Conformal; Jaspergold; Vmanager; Xcelium/vcs/questa Sim
- Schnittstellen: Pcie, Digrf, Mipi, I2c, Spi; Amba Axi/axis/apb/ahb, Cpri …
- High-level-synthese (Hls); Uvm & Formale Verifikation
Sprachen
Ausbildung
DTU
M.Sc., Synthetisches Aperturradiometer · Synthetisches Aperturradiometer · Lyngby, Dänemark
Profil
Frequently asked questions
Sie haben Fragen? Hier finden Sie weitere Informationen.
Wo ist Henrik ansässig?
Welche Sprachen spricht Henrik?
Wie viele Jahre Erfahrung hat Henrik?
Für welche Rollen wäre Henrik am besten geeignet?
Was ist das neueste Projekt von Henrik?
Für welche Unternehmen hat Henrik in den letzten Jahren gearbeitet?
In welchen Industrien hat Henrik die meiste Erfahrung?
In welchen Bereichen hat Henrik die meiste Erfahrung?
In welchen Industrien hat Henrik kürzlich gearbeitet?
In welchen Bereichen hat Henrik kürzlich gearbeitet?
Was ist die Ausbildung von Henrik?
Wie ist die Verfügbarkeit von Henrik?
Wie hoch ist der Stundensatz von Henrik?
Wie kann man Henrik beauftragen?
Durchschnittlicher Tagessatz für ähnliche Positionen
Die Tagessätze basieren auf aktuellen Projekten und enthalten keine FRATCH-Marge.
Ähnliche Freelancer
Entdecken Sie andere Experten mit ähnlichen Qualifikationen und Erfahrungen
Experten, die kürzlich an ähnlichen Projekten gearbeitet haben
Freelancer mit praktischer Erfahrung in vergleichbaren Projekten als ASIC-Berater
Freelancer in der Nähe
Fachkräfte, die in oder in der Nähe von Eindhoven, Niederlande arbeiten