Senior Analog-IC-Design-Ingenieur

Verantwortlich für die Entwicklung von Analog-/Mixed-Signal-IP für Raumfahrtanwendungen – von der Schaltplanerstellung über SPICE-Simulation und Layout-Design bis zur Extraktion und Simulation von Post-Layout-Netzlisten mit strahlungshärtenden Designmethoden.

Entwickelte strahlungshärtete LVDS- und NVM-IP für Raumfahrtanwendungen in 180 nm-Technologie. Die IPs sind bereit zur Integration.

Entwickelte mehrere IPs für hohe und Kernspannungen für medizinische Anwendungen wie Hirnstimulation.

Führte die Entwicklung von Analog-/Mixed-Signal-IP für verschiedene ASICs und SoCs, von der Systemarchitektur und technischen Spezifikationen über Schaltplanerstellung, SPICE-Simulationen vor und nach dem Layout bis hin zur Layout-Design-Betreuung. Leitete Laborbewertungen und Fehleranalysen. Zuständig als technischer Projektleiter und für das Management eines kleinen Designteams.

Schlüsselprojekte:

• Strahlungshärtender (Rad Hardened by Design) Direct-Digital-Synthesizer (DDS) für Luft- und Raumfahrtfunk in 0,18 µm CMOS – entwickelte einen 12-Bit 300 MSPS Current-Steering-DAC und leitete das ADPLL- und Bandgap-Stromreferenz-Design
• USB 2.0 Transceiver-IP (PHY) in 0,18 µm LP-CMOS – leitete die Entwicklung aller Analogblöcke
• Strahlungshärtende (Rad Hardened by Design) SerDes-PHY-IPs (1,25 Gbps und 3,125 Gbps) in 0,18 µm und 90 nm – Systemarchitekturentwurf, Betreuung der Blockentwicklung, Entwurf von Phaseninterpolator und CDR-Samplern
• Low-Power-ASIC in 0,18 µm CMOS mit Komparatoren, LDOs, 8-Bit SAR-ADC, Referenzen, Oszillator und Steuerungsschaltung
• Heavy-Ion-Detektor für die Luft- und Raumfahrt mit modifizierten SRAM-Zellen in 0,18 µm CMOS
• HV-ASIC mit LVDS-Schnittstelle in 0,25 µm BCD-CMOS, inklusive LVDS-Empfänger, HV-Leistungsschaltern, Schutzschaltungen, Bandgap-Referenz und LDO
• Entwarf RHBD-Standardzellen- und I/O-Bibliotheken für Luft- und Raumfahrtprojekte
• Entwarf RC-Oszillatoren mit 60–80 MHz und 2–10 MHz in 0,18 µm und 65 nm CMOS

Verantwortlich für Schaltungsentwurf, Pre- und Post-Layout-Simulationen, Layout-Design-Betreuung, komplexe IC-Bewertungen und den Entwurf kleiner digitaler Schaltungen.

Entwarf analoge Schaltungen für USB2.0-PHY und DVI-PHY, einschließlich AD-PLLs bis 1500 MHz, und einen USB1.1-Kabel-Repeater (UIC4102CP). Entwarf und charakterisierte eine grundlegende digitale Bibliothek in 0,18 µm CMOS und eine ECL-Digitalbibliothek in 0,13 µm SiGe BiCMOS.