Verantwortlich für Entwicklung von Analog-/Mixed-Signal-IP für Raumfahrtanwendungen, von Schaltplanentwicklung über SPICE-Simulation, Layout-Design-Betreuung bis hin zu Post-Layout-Netzlistextraktion und Simulation unter Einsatz von Strahlungsgehärteten-by-Design-Techniken.
Entwickelte strahlungsgehärtete-by-Design-LVDS- und NVM-IP für Raumfahrtanwendungen in 180 nm-Technologie. IPs bereit zur Integration.
Entwickelte mehrere High- und Core-Spannungs-IPs für medizinische Anwendungen wie Hirnstimulation.
Verantwortlich für Entwicklung von Analog-/Mixed-Signal-IP für verschiedene ASICs, einschließlich Schaltplanentwicklung, SPICE-Vor- und -Nach-Layout-Simulation, Layout-Design-Betreuung. Verantwortlich für technische Anleitung anderer Designingenieure. Arbeitete remote mit internationalen Teams.
Arbeitete mit Bitfury am Bitcoin-Core-Custom-Design im Near-Threshold-Stromversorgungsbereich mit minimalem Stromverbrauch. Entwickelte mehrere Analogblöcke für Mining-Chip und Support-Controller-Chip unter Verwendung von 10 nm und 5 nm FinFET- und 22 nm FDSOI-Technologien.
Entwickelte 12-Bit-30 MS/s-SAR-ADC in 65 nm CMOS, bereit zur Testchip-Integration. Später portiert auf 130 nm CMOS mit 1 MS/s Abtastrate.
Leitete Entwicklung von Analog-/Mixed-Signal-IP für verschiedene ASICs und SoCs von Systemarchitektur und technischen Spezifikationen bis zu Schaltplanentwicklung, SPICE-Vor- und -Nach-Layout-Simulation und Layout-Design-Betreuung. Betreute Laborevaluation und Fehleranalyse. Verantwortlich für technische Projektleitung und Leitung eines kleinen Designteams.
Wichtige Projekte:
Leitete IC-Layout-Design-Gruppe (4 Ingenieure), koordinierte Interaktion mit Foundries bei technischen/technologischen Fragen und IP-Anbietern, bereitete Tapeout-Projektdaten für MPW- und Engineering-Lots vor.
Erfolgreich 7 MPWs, 2 MLMs und 2 Serien-ICs tape-out durchgeführt. Leitete Layout-Designs von 6 ICs. Führte kritische DRC- und LVS-Prüfungen durch.
Verantwortlich für Schaltungsentwurf, Vor-/Nach-Layout-Simulationen, Layout-Design-Betreuung, komplexe IC-Bewertung und Design kleiner digitaler Schaltungen.
Entwarf Analogschaltungen für USB 2.0-PHY, DVI-PHY inklusive AD-PLLs bis 1500 MHz, USB 1.1-Kabel-Repeater (UIC4102CP). Entwarf und charakterisierte grundlegende digitale Bibliothek in 0,18 µm CMOS und ECL-Digitalbibliothek in 0,13 µm SiGe BiCMOS.
Entwarf Analogblöcke (Ausgangstreiber, Empfänger) für FireWire (IEEE 1394)-Transceiver. Entwickelte 1,5 GHz integrierten LNA für GLONASS-Anwendung in GaAs-Technologie inklusive integriertem Induktordesign.
Untersuchte Frequenzcharakteristiken und Q-Faktor-Abhängigkeit integrierter Induktoren mit elektromagnetischem Solver. Entwarf Induktor für 1,5 GHz-LC-VCO.
Entdecken Sie andere Experten mit ähnlichen Qualifikationen und Erfahrungen.